# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特期2001-23394 (P2001 - 23394A)

(43)公開日 平成13年1月26日(2001.1.26)

(51) Int.Cl.7 G11C 29/00

識別記号 631

FΙ G11C 29/00 テーマコート\*(参考)

631B 5L106

審査請求 未請求 請求項の数10 OL (全 18 頁)

(21)出願番号

(22)出願日

特願平11-196903

平成11年7月12日(1999.7.12)

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72)発明者 本多 利行

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100077931


弁理士 前田 弘 (外1名)

Fターム(参考) 5L106 BB12 EE05 CG01

# (54) 【発明の名称】 ECC回路搭載半導体記憶装置及びその検査方法

# (57)【要約】

【課題】 機能の高いECC回路搭載半導体記憶装置と その信頼性の向上を図るための検査方法とを提供する。 【解決手段】 ECC回路7内には、ECCコード・シ ンドローム生成回路16と、データ訂正回路17とが介 設されており、ECC回路7の各バス2, 3との接続部 分には、データバス2からのデータの入力を制御するデ ータバス入力制御回路10と、ECCコードバス3から のECCコードの入力を制御するECCコードバス入力 制御回路11と、ECCコードバス3へのECCコード の出力を制御するECCコードバス出力制御回路12と が設けられている。ECCコード生成器に相当する部分 がECC回路7に組み込まれ、ECC回路7によってE CC生成器と復号器との機能を併せて果たすように構成 されていることで、装置自体が小型化されている。



#### 【特許請求の範囲】

【請求項1】 複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、

上記データの各ビットを記憶するためのデータ記憶手段と、

上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、

上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンド 10 ロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備え、

上記ECCコード生成手段と上記復号手段とは、互いに 共通の回路を含んで構成されていることを特徴とするE CC回路搭載半導体記憶装置。

【請求項2】 複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、

上記データの各ビットを記憶するためのデータ記憶手段 と、

上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、

上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備え、

上記ECCコード生成手段は、検査モード時に、上記データに基づいて、上記データのパターンと同じ種類のパターンを有するメモリ検査用ECCコードを生成する機能を有することを特徴とするECC回路搭載半導体記憶 30 装置。

【請求項3】 請求項2記載のECC回路搭載半導体記 憶装置において、

上記ECCコード生成手段は、上記データ記憶手段とECCコード記憶手段とに書き込みが可能なチェッカーパターンを生成する機能を有していることを特徴とするECC回路搭載半導体記憶装置。

【請求項4】 複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、

上記データの各ビットを記憶するためのデータ記憶手段 レ

上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、

上記データ記憶手段のデータと上記ECCコード記憶手 段のECCコードとに基づいて誤り訂正のためのシンド ロームを演算処理し、上記データの各ビットの誤りを訂 正する機能を有する復号手段と、

検査モード時に、上記ECCコード生成手段に与えるデ のECCコード生成手段と、上記データの各ビットを記 ータの各ビットの値を任意に変更させるデータ入力制御 50 憶するためのデータ記憶手段と、上記ECCコードの各

2

手段とを備え、

上記復号手段は、検査モード時には検査用の任意のシンドロームを生成する機能を有することを特徴とするEC C回路搭載半導体記憶装置。

【請求項5】 複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、

上記データの各ビットを記憶するためのデータ記憶手段

0 上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、

上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段と、

検査モード時に、上記ECCコード生成手段に与えるデータの各ビットの値を変更させるデータ入力制御手段と を備え、

上記復号手段は、検査モード時には、対応して訂正する 20 データビットが存在しないパターンであって、そのパタ ーンのうちいずれか1つのビットが反転しても対応して 訂正すべきデータビットが存在するシンドロームパター ンを生成する機能を有することを特徴とするECC回路 搭載半導体記憶装置。

【請求項6】 複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記データの各ビットを記憶するためのデータ記憶手段と、上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備えたECC回路搭載半導体記憶装置の検査方法であって、

メモリ検査用データと、メモリ検査用データのパターンと同じ種類のパターンを有するメモリ検査用ECCコードとを生成し、上記データ記憶手段には上記メモリ検査用データを上記ECCコード記憶手段には上記メモリ検査用ECCコードを書き込んで、上記データ記憶手段及び上記ECCコード記憶手段の検査を行なうことを特徴とするECC回路搭載半導体記憶装置の検査方法。

【請求項7】 請求項6記載のECC回路搭載半導体記 憶装置の検査方法において、

上記データ記憶手段及び上記ECCコード記憶手段にチェッカーパターンを書き込むことを特徴とするECC回 路搭載半導体記憶装置の検査方法。

【請求項8】 複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記データの各ビットを記憶するためのデータ記憶手段と、上記ECCコードの各

ビットを記憶するためのECCコード記憶手段と、上記 データ記憶手段のデータと上記ECCコード記憶手段の ECCコードとに基づいて誤り訂正のためのシンドロー ムを演算処理し、上記データの各ビットの誤りを訂正す る機能を有する復号手段とを備えたECC回路搭載半導 体記憶装置の検査方法であって、

任意の2ビットにおいて(0 0), (0 1), (1 0), (1 1)の4通りのパターンが含まれるメモ リ検査用データとメモリ検査用ECCコードとを生成す ることを特徴とするECC回路搭載半導体記憶装置の検 10 查方法。

【請求項9】 複数のビットからなるデータに基づい て、複数のビットからなるECCコードを生成するため のECCコード生成手段と、上記データの各ビットを記 憶するためのデータ記憶手段と、上記ECCコードの各 ビットを記憶するためのECCコード記憶手段と、上記 データ記憶手段のデータと上記ECCコード記憶手段の ECCコードとに基づいて誤り訂正のためのシンドロー ムを演算処理し、上記データの各ビットの誤りを訂正す る機能を有する復号手段とを備えたECC回路搭載半導 20 体記憶装置の検査方法であって、

データから上記ECCコードとは異なるパターンを有す る検査用ECCコードを生成し、検査用の任意のシンド ロームを生成することを特徴とするECC回路搭載半導 体記憶装置の検査方法。

【請求項10】 複数のビットからなるデータに基づい て、複数のビットからなるECCコードを生成するため のECCコード生成手段と、上記データの各ビットを記 憶するためのデータ記憶手段と、上記ECCコードの各 ビットを記憶するためのECCコード記憶手段と、上記 データ記憶手段のデータと上記ECCコード記憶手段の ECCコードとに基づいて誤り訂正のためのシンドロー ムを演算処理し、上記データの各ビットの誤りを訂正す る機能を有する復号手段とを備えたECC回路搭載半導 体記憶装置の検査方法であって、

検査モード時には、対応して訂正するデータビットが存 在しないパターンであって、そのパターンのうちいずれ か1つのビットが反転しても対応して訂正すべきデータ ビットが存在するシンドロームパターンを生成すること を特徴とするECC回路搭載半導体記憶装置の検査方 法。

### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、誤り訂正符号回路 (ECC回路)を内蔵した半導体記憶装置に関するもの である。

#### [0002]

【従来の技術】近年の半導体記憶装置の記憶容量の増加 に伴い、内蔵されている記憶素子中のいずれかが故障す る確率や、誤書き込み、誤読み出しなどの確率も高まっ 50 とによって1ワードが構成される場合を例にとって説明

てくる。そのため、電気信号からデータの誤りを検知し てさらにこれを訂正する機能を有するECC回路搭載導 体記憶装置が提案されている。

【0003】このECC回路とは、符号(コード)理論 に基づいて設計された誤り訂正機能を有する回路であ る。符号化による誤りの訂正は、本来伝達すべき情報に 余分なもの(冗長性)を一定の規則に従って付加して送 り、それらを受けた方では、受けた情報がこの規則に従 っているかどうかを調べ、その結果によって誤りを検出 ・訂正するという順序で行なわれる。そのために、EC C回路搭載半導体記憶装置においては、ディジタル情報 に対し、より組織的に機械で処理しやすい形で冗長性を 付加し、信頼性の向上を図っている。

【0004】ここで、従来例として、特開平5-546 97号公報に開示されているECC回路搭載半導体記憶 装置の構成および動作について、図10及び図11を参 照しながら説明する。

【0005】図10は上記公報に係る発明の背景となっ ている従来のECC回路搭載半導体記憶装置 ( "第1の 従来例"とする)の構成を概略的に示すブロック図であ る。図10に示すように、ECC回路搭載メモリブロッ ク101は、データ記憶領域102と、ECCコード記 憶領域103と、ECCコード生成器104と、復号器 105と、I/Oコントロール回路106とによって構 成されている。

【0006】 I/Oコントロール回路106は、ECC 回路搭載メモリブロック101の外部に配置されるデバ イスから入出力データ線112を経て入力されるデータ を、入力データ線107を経由してデータ記憶領域10 2とECCコード生成器104とに送られる。ECCコ ード生成器104は、入力データ線107からの入力デ ータ信号を受けて、このデータに対応するECCコード を生成し、このECCコードを書き込みECCコード線 108を介してECCコード記憶領域103に入力す る。復号器105は、データ記憶領域102から読み出 されたデータを読み出しデータ線109を介して取り込 むとともに、ECCコード記憶領域103から読み出さ れたECCコードを読み出しECCコード線110を介 して取り込んで、データに誤りがなければそのデータ を、データに誤りがあれば誤りの訂正を行ったデータを 出力データ線111から I/Oコントロール回路106 に送る。そして、I/Oコントロール回路106は、復 号器105から出力されたデータを、そのまま入出力デ ータ線112を介してECC回路搭載メモリブロック1 01の外部のデバイスに出力する。

【0007】以下、ECC回路搭載メモリブロック10 1にデータを書き込む動作と、ECC回路搭載メモリブ ロック101からデータを読み出す動作とについて、よ り詳細に、8ビットのデータと4ビットのECCコード

する。

【0008】まず、ECC回路搭載メモリブロック10 1にデータを書き込む時は、I/Oコントロール回路1 06によって、ECC回路搭載メモリブロック101の 外部のデバイスからデータ入出力線112を経て入力さ れる8ビットのデータ

(D0, D1, D2, D3, D4, D5, D6, D7) を取り込む。そして、この取り込まれた8ビットのデー タが、I/Oコントロール回路106により、入力デー タ線107を経てデータ記憶領域102に書き込まれる \*10

に基づいて生成される。ただし、上記式(1)及び以下 の説明において、記号+は排他的論理和を表すものとす る。

【0010】次に、ECC回路搭載メモリブロック10 1からデータを読み出すときは、復号器105に、デー 夕記憶領域102から読み出される8ビットのデータ (D0', D1', D2', D3', D4', D5', D6', D7')

を読み出しデータ線109を通じて取り込むとともに、 ECCコード記憶領域103から読み出される4ビット のECCデータ

(C0', C1', C2', C3')

を読み出しECCコード線110を介して取り込む。そ して、復号器105は、4ビットのシンドローム (S0, S1, S2, S3)

を、下記式

S 0 = C 0' + D 0' + D 1' + D 3' + D 4' + D \*\*

【0014】で示される。このとき、s=(S0, S 1, S2, S3) としたとき、シンドローム s は、下記 式

s = (D0', D1', ..., D7', C0', ..., C3') HT

で表される。ここで、シンドロームsはデータ自体の情 報を含まず誤りビットの情報だけを含んでいることが、 ベクトル計算から確認できる。

【0015】図12は、上記式(2)の有する意味を分 かりやすくするために作成されたもので、誤りビットと シンドロームとの関係を示す図である。

 $[0\ 0\ 1\ 6]$  telasis,  $[0\$ 1, S3 = 0という結果が得られたときには、ビットD 50 る。

\*とともに、ECCコード生成器104にも入力される。 【0009】次に、ECCコード生成器104におい て、入力された8ビットのデータに対応する4ビットの ECCコード

(C0, C1, C2, C3)

が生成され、このECCコードがECCコード線108 を経てECCコード記憶領域103に書き込まれる。こ のとき、上記公報に記載されている方法によると、EC Cコード (C0, C1, C2, C3) の各要素は、下記 式(1)

(1)

**%**6'

S 1 = C 1' + D 0' + D 2' + D 3' + D 5' + D

S2 = C2' + D1' + D2' + D3' + D7'S3 = C3' + D4' + D5' + D6' + D7'

20 に基づいて生成する。

【0011】復号器105は、読み出された8ビットの データの中の1ビットまでの誤りを訂正するために、シ ンドロームのビット列に対応するデータ

(D0', D1', D2', D3', D4', D5', D6', D7')

中の誤りと判定されたビットのデータを反転処理した後 に、出力データ線111に出力する。

【0012】このとき、シンドロームのビット列に対応 するデータ (検査行列H) は、下記式 (2)

[0013]

【数1】

3, のデータが誤りであることがわかるので、このビッ トのデータを訂正するのである。一方、SO=S1=S 2 = S3 = 0の時には、データに誤りがないことにな り、どのビットのデータも反転しない。

【0017】このように誤りの訂正処理がされた8ビッ トのデータは、出力データ線111に出力され、 I/O コントロール回路106から入出力データ線112を介 してECC回路搭載メモリブロック101の外部に出力 される。

【0018】以上の手順により、ECC回路メモリブロ ック101へのデータの書き込みと、ECC回路メモリ ブロック101からのデータの読み出しとが行なわれ

【0019】次に、第2の従来例のECC回路を搭載した半導体記憶装置の構成および動作について説明する。図11は、上記公報に記載されている公報に係る発明の構成を概略的に示すブロック図である。

【0020】これは、図10に示すECC回路だけでは、一定の定められた誤り訂正処理以外の処理を行なうのに不便であることから、半導体記憶装置の特性等を考慮した各種の誤り訂正処理を行なうための改善を施したものである。

【0021】図11に示すように、第2の従来例の半導 10 体記憶装置は、図10に示す半導体記憶装置の構成に加えて、ECCコードI/Oコントロール回路113を設けたものである。

【0022】図11に示す回路において、通常の動作時には、テストモード信号117が"0"に設定される。これにより、ECC回路搭載メモリブロック101へのデータの書き込み・読み出し動作は、すでに説明した第1の従来例の動作と同様の動作によって行なわれる。

【0023】次に、テストモード時の動作について説明する。テストモード信号117が"1"に設定されると、テストモード信号117によって、セレクタゲート114~116が制御される。これによって、データ記憶領域102には、I/Oコントロール回路106から表力データ線107を介してデータが書き込まれる。また、データ記憶領域102から読み出されたデータはたてI/Oコントロール回路106に出力される。このとき、書き込み・読み出しの動作にECCコード生成器104や復号器105を経由することなくいわば直接に行なうことができる。

【0024】一方、ECCコード記憶領域103には、ECC回路搭載メモリブロック101の外部のデバイスにより、ECCデータ(C0, C1, C2, C3)がECCコードI/Oコントロール回路113とセレクタゲート115とを経由して書き込まれる。また、ECCコード記憶領域103から読み出されたデータは、セレクタゲート116とECCコードI/Oコントロール回路113とを経由してECC回路搭載メモリブロック101の外部のデバイスに出力される。このように、ECCコード記憶領域103に対するデータの書き込み・読み出しを直接行なうことができる。

【0025】上記第2の従来例に係るECC回路搭載半導体記憶装置においては、以上のようにして、たとえばチェッカーパターンの検査用データを用いてデータ記憶領域102とECCコード記憶領域103とのメモリセルの検査を行い、2ビット以上の誤りを訂正して良品・不良品の判別を行うように改善されている。

[0026]

8

【発明が解決しようとする課題】しかるに、上記第1, 第2の従来例においては、それぞれ以下のような不具合 があった。

【0027】第1の従来例においては、データ記憶領域とECCコード記憶領域とで異なる検査パターン(たとえばチェッカーパターン)を用いて検査しなければならない場合に、テストを迅速に行なうことができない。

【0028】一方、第2の従来例においては、検査パターンを多様に変化させることが可能になるが、反面、半導体記憶装置全体の占有面積が増大し、半導体記憶装置を搭載した電子機器の小型化の要請に十分応えることができない。

【0029】さらに、図10,図11に示される構成において、復号器105の誤りを訂正する動作の検査は行う手段がなく、1ビット誤りが発生したときでも正しく訂正されない可能性がある,つまり、従来の検査方法によってはECC回路搭載半導体記憶装置の信頼性を十分確保することができないという不具合があった。

【0030】本発明の目的は、ECC回路自体の構成の 簡略化を図りつつ、搭載される電子機器の小型化に適し た機能の高いECC回路搭載半導体記憶装置を提供する ことや、ECC回路搭載半導体記憶装置の信頼性の向上 を図るための検査方法を提供することにある。

#### [0031]

【課題を解決するための手段】本発明の第1のECC回路搭載半導体記憶装置は、複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、上記データ記憶手段のFCCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備え、上記ECCコード生成手段と上記復号手段とは、互いに共通の回路を含んで構成されている。

【0032】これにより、従来個別に設けられていたECCコード生成回路と復号器との一部を共通の回路により構成することが可能になり、半導体記憶装置の小型化を図ることができる。

【0033】本発明の第2のECC回路搭載半導体記憶装置は、複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記データの各ビットを記憶するためのデータ記憶手段と、上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を 有する復号手段とを備え、上記ECCコード生成手段

は、検査モード時に、上記データに基づいて、上記データのパターンと同じ種類のパターンを有するメモリ検査 用ECCコードを生成する機能を有する。

【0034】これにより、別途メモリ検査用のECCコードパターンを準備しておくことなく、チェッカーパターンやストライプパターンを生成して、各記憶手段の相隣接するメモリセル同士の干渉等による不良などの検査を行なう機能を備えた半導体記憶装置が得られる。

【0035】本発明の第3のECC回路搭載半導体記憶装置は、複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記データの各ビットを記憶するためのアータ記憶手段と、上記ECCコードの各ビットを記憶するためのECCコード記憶手段と、上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能でする復号手段と、検査モード時に、上記ECCコ東を有する復号手段と、検査モード時に、上記ECCコ東を有する復号手段と、検査モード時に、上記度号手段は、とは表示一タ入力制御手段とを備え、上記復号手段は、をせるデータ入力制御手段とを備え、上記復号手段は、を表記を有している。

【0036】これにより、復号手段の不良を検出することが可能になり、より信頼性の高いECC回路搭載半導体記憶装置が得られる。

【0037】本発明の第4のECC回路搭載半導体記憶 装置は、複数のビットからなるデータに基づいて、複数 のビットからなるECCコードを生成するためのECC コード生成手段と、上記データの各ビットを記憶するた めのデータ記憶手段と、上記ECCコードの各ビットを 記憶するためのECCコード記憶手段と、上記データ記 憶手段のデータと上記ECCコード記憶手段のECCコ ードとに基づいて誤り訂正のためのシンドロームを演算 処理し、上記データの各ビットの誤りを訂正する機能を 有する復号手段と、検査モード時に、上記ECCコード 生成手段に与えるデータの各ビットの値を変更させるデ ータ入力制御手段とを備え、上記復号手段は、検査モー ド時には、対応して訂正するデータビットが存在しない パターンであって、そのパターンのうちいずれか1つの ビットが反転しても対応して訂正すべきデータビットが 40 存在するシンドロームパターンを生成する機能を有して いる。

【0038】これにより、ECCコード記憶手段の不良を検出することができる。

【0039】本発明の第1のECC回路搭載半導体記憶 ームを演算装置の検査方法は、複数のビットからなるデータに基づ する機能をいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記データの各ビットを にはするためのデータ記憶手段と、上記ECCコードの ドを生成し 各ビットを記憶するためのECCコード記憶手段と、上 50 法である。

10

記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備えたECC回路搭載半導体記憶装置の検査方法であって、メモリ検査用データと、メモリ検査用データのパターンと同じ種類のパターンを有するメモリ検査用ECCコードとを生成し、上記データ記憶手段には上記メモリ検査用FCCコード記憶手段には上記メモリ検査用ECCコードを書き込んで、上記データ記憶手段及び上記ECCコード記憶手段の検査を行なう方法である。

【0040】この方法により、別途検査パターンを準備することなくECC回路搭載半導体記憶装置の各記憶手段の不良を検出するための種々のパターンを生成して、記憶手段の検査を行なうことができる。

【0041】上記第1のECC回路搭載半導体記憶装置の検査方法において、上記データ記憶手段及び上記ECCコード記憶手段にチェッカーパターンを書き込むことにより、各記憶手段の相隣接するメモリセル同士の干渉等による不良を検出することができる。

【0042】本発明の第2のECC回路搭載半導体記憶装置の検査方法は、複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記ECCコードを記憶するためのECCコード記憶手段と、上記ECCコード記憶手段と、上記ECCコード記憶手段と、上記ECCコード記憶手段と、上記ECCコード記憶手段と、上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備えたECC回路搭載半導体記憶装置の検査方法であって、任意の2ビットにおいて(00),(01),(10),(11)の4通りのパターンが含まれるメモリ検査用データとメモリ検査用ECCコードとを生成する方法である。

【0043】この方法により、ワードに含まれる2ビット以上の不良を検出することが可能になる。

【0044】本発明の第3のECC回路搭載半導体記憶装置の検査方法は、複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記データの各ビットを記憶するためのECCコード記憶手段と、上記ECCコード記憶手段と、上記データ記憶手段のデータと上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のためのシンドロームを演算処理し、上記データの各ビットの誤りを訂正する機能を有する復号手段とを備えたECC回路搭載とこったとは異なるパターンを有する検査用ECCコードを生成し、検査用の任意のシンドロームを生成する方法である。

【0045】この方法により、復号手段の不良を検出できる検査方法を提供することができる。

【0046】本発明の第4のECC回路搭載半導体記憶装置の検査方法は、複数のビットからなるデータに基づいて、複数のビットからなるECCコードを生成するためのECCコード生成手段と、上記ECCコードと成手段と、上記ECCコードとの各ビットを記憶手段と、上記ECCコード記憶手段と、上記ECCコード記憶手段のECCコードとに基づいて誤り訂正のための誤りを記ずータ記憶手段の表でであるとでは、上記であって、とのよりを記がするとである。を検査をする復号手段とを備えたECC回路搭載半導体記憶装置の検査方法であって、検査モーンが存在しないパターンを機能を有するである。である。

【0047】この方法により、ECCコード記憶手段の 不良を検出できる検査方法を提供することができる。

[0048]

【発明の実施の形態】 (第1の実施形態) 図1は、第1 の実施形態におけるECC回路搭載半導体記憶装置の構 成を概略的に示すブロック図である。図1に示すよう に、半導体記憶装置には、多数のメモリセルをマトリク ス状に配置したメモリセルアレイ5が設けられており、 このメモリセルアレイ5は複数個のメモリブロック9に 分割されていて、各メモリブロック9ごとに、図4に示 されるようなデータ記憶領域9aとECCコード記憶領 域9bとが設けられている。そして、メモリセルアレイ 5の周辺には、列を選択するためのカラムデコーダ4 と、行を選択するためのロウデコーダ (図示せず) とが 配置されている。そして、カラムデコーダ4はビット線 群6により、ロウデコーダはワード線群 (図示せず) に より、それぞれメモリセルアレイ5と接続されている。 なお、ロウデコーダに付設されている回路は、本願発明 の特徴部分とは関連性がないために、図1において記載 を省略している。

【0049】周辺回路においては、主要な要素として、ECC回路搭載半導体記憶装置の外部のデバイスからデータを書き込む際におけるデータの入力制御を行なうた 40めの入力制御回路1と、データの伝達を行なうための8ビットのデータバス2と、ECCコードを伝達するための4ビットのECCコードバス3と、メモリセルアレイ5に書き込みするデータからECCコードを生成するとともに、メモリセルアレイ5から読み出したデータ・ECCコードからシンドロームを生成してデータの誤りを訂正する機能を備えたECC回路7と、ECC回路7から出力されるデータをECC回路搭載半導体記憶装置の外部のデバイスに出力するための制御を行う出力制御回路8とが設けられている。50

12

【0050】以下、以上のように構成されたECC回路 搭載半導体記憶装置の書き込み・読み出し動作について 説明する。

【0051】まず、データをECC回路搭載半導体記憶装置に書き込むときは、ECC回路搭載半導体記憶装置の外部のデバイスから8ビットのデータ

(D0, D1, D2, D3, D4, D5, D6, D7) が入力制御回路1に入力される。そして、入力制御回路1に入力された8ビットのデータは、データバス2からメモリセルアレイ5に送られてデータ記憶領域9aに格納されるとともに、ECC回路7に取り込まれる。ECC回路7は、データバス2から取り込んだ8ビットのデータを元に、4ビットのECCコード

(C0, C1, C2, C3)

を生成する。このECCコードは、ECCコードバス3からカラムデコーダ4を経由してメモリセルアレイ5に送られてECCコード記憶領域9bに格納される。ここで、データ及びECCコードは、ビット線群6の中のある1ワード(=データ8ビット+ECCコード4ビット;以下1ワードと記述)のデータに対応するビット線に出力され、メモリセルアレイ5へと書き込まれる。

【0052】次に、データをECC回路搭載半導体記憶装置からデータを読み出すときは、メモリセルアレイ5から読み出される1ワードのデータが、カラムデコーダ4によって選択されたビット線群6の中のビット線を経由してデータバス2及びECCバス3に読み出される。そして、データバス2を経由した8ビットのデータと、ECCコードバス3を経由した4ビットのECCコードとがECC回路7に取り込まれる。ECC回路7は、8ビットのデータと4ビットのECCコードとに基づいて、4ビットのシンドローム

(S0, S1, S2, S3)

を生成する。そして、このシンドロームに基づいて、図12に示すような誤りビットとシンドロームとの関係を参照して、データに訂正すべき誤りがあるとこれを訂正し、誤りがなければそのままにしておくという誤りの訂正処理を行なった後に、8ビットのデータを出力制御回路8は、ECC回路7から入力される8ビットのデータをECC回路搭載半導体記憶装置の外部のデバイスに出力し、これによって、データの読み出しが完了する。

【0053】図2は、図1のECC回路7の内部構成を示す回路図である。図2に示すように、ECC回路7内には、ECCコード・シンドローム生成回路16と、データ訂正回路17とが配設されており、ECC回路7の各バス2,3との接続部分には、データバス2からECC回路7へのデータの入力を制御するデータバス入力制御回路10と、ECCコードバス3からECC回路7和御回路11と、ECCコードバス3からECC回路7

へのECCコードの出力を制御するECCコードバス出 力制御回路12とが設けられている。ECCコード・シ ンドローム生成回路16は、排他的論理和ゲート13と インバータゲート14とを組み合わせて構成されてい る。また、データ訂正回路17は、論理積ゲート15と 排他的論理和ゲート13とを組み合わせて構成されてい る。

【0054】図3は、ECCコードバス入力制御回路1 1の構成を概略的に示す回路図である。同図に示すよう に、ECCコードバス入力制御回路11は、テスト信号 10 TESTを反転するためのインバータ14と、ECCコ ードをECC回路7内に伝えるNチャネル型MOSトラ ンジスタ及びPチャネル型MOSトランジスタからなる CMOSトランスファゲート18と、必要に応じてEC C回路7内に送る信号を"L"に固定するためのNチャ ネル型MOSトランジスタ19とにより構成されてい る。そして、テスト信号TESTが"L"のときには、 CMOSトランスファゲート18によってECCコード (CO, C1, C2, C3) がECC回路7内に送られ る一方、テスト信号TESTが"H"のときにはECC コード (CO, C1, C2, C3) のECC回路7内へ の入力が阻止され、かつ、Nチャネル型MOSトランジ スタ19によってECC回路7内に送られる信号が "L"に固定される。

## 【0055】-具体的な回路構成-

本実施形態のECC回路搭載半導体記憶装置によると、 図1、図2及び図3に示すように、図10及び図11に 示す第1, 第2の従来例の半導体記憶装置に比べて、従 来別に設けられていたECCコード生成器104に相当\*

$$C 0 = D 0 + D 1 + D 2 + D 5$$

$$C 1 = D 1 + D 2 + D 3 + D 4 + D 5$$

$$C 2 = D 0 + D 2 + D 3 + D 4$$

$$C 3 = D 0 + D 1 + D 3$$

を使用する。

【0058】上記式(3)から、本実施形態のECC回 路搭載半導体記憶装置が以下のような2つの特徴を有し ていることが導かれる。

【0059】第1に、それぞれのECCコード中の各ビ ットCO, С1, С2, С3の演算のために割り当てら れているデータのビットの数が同じである。式(3)に 40 おいては、各ECCコードの各ビットには、いずれも5 ビットのデータが割り当てられている。たとえば、EC Cコードの1つのビットC0には、5ビットのデータD 0, D1, D2, D5, D6が割り当てられている。そ の結果、回路で演算を実現するときのゲート数が全ての ECCコード中の各ビットごとに等しくなり、回路遅延 のばらつきを生じない。それに対し、従来の式(1)で 示されるECCコードを使用した場合には、ECCコー ド中の1つのビットC0には5つのデータビットが割り 当てられ、ECCコード中の他のビットC3には4つの 50 CCコードを用いた場合、

\*する部分がECC回路7に組み込まれ、ECC回路7に よってECC生成器104と復号器105との機能を併 せて果たすように構成されていることで、装置自体の小 型化が図られている。具体的には、図10及び図11に 示す構成におけるECCコード生成器104には、本実 施形態のECC回路7内のECCコード・シンドローム 生成回路16内の16個の排他的論理和ゲートのうち1 2個の排他的論理和ゲートとインバータとが必要である (図中の波線によって囲まれる部分)。 ただし、従来の ECC回路搭載半導体記憶装置においては、本実施形態 のごときECCコードバス入力制御回路11は不要であ る。その他の部分は、本実施形態と上記各従来例とで は、回路構成はほとんど変わらない。従って、排他的論 理和ゲートが少なくとも6個のトランジスタによって構 成され、インバータが2つのトランジスタによって構成 されていることを考慮すると、本実施形態のECC回路 搭載半導体記憶装置により、従来のECC回路搭載半導 体記憶装置に比べて、トランジスタの数が低減されてい ることがわかる。よって、本実施形態のECC回路搭載 半導体記憶装置により、装置全体の小型化を図ることが

#### 【0056】-演算方法-

次に、以上のように構成されたECC回路7のECCコ ード生成・シンドローム生成・データ訂正動作を示す演 算と、これに対応する回路動作とについて説明する。

【0057】まず、演算方法は、8ビットのデータビッ トから4ビットのECCコードを生成する式として、下 記式 (3)

+ D 5 + D 6

(3)+ D 6 + D 7

データビットが割り当てられるので、回路遅延にばらつ きを生じるおそれがあった。

【0060】第2に、8ビットのデータビットのパター ンと同じ種類のパターンが4ビットのECCコードパタ ーンとして生成される。たとえば、データとしてチェッ カーパターンを書き込む場合、

(D0, D1, D2, D3, D4, D5, D6, D7) = (0, 1, 0, 1, 0, 1, 0, 1)とすると、ECCコードは、

(C0, C1, C2, C3) = (0, 1, 0, 1)となり、ECCコードもチェッカーパターンになる。ま た、ストライプパターンを生成するためには、「ALL 0パターン」と「ALL1パターン」とを生成する必要 があるが、データビットが全て"1"の時ECCコード も全て"1"になる。

【0061】それに対し、式(1)で表される従来のE

(D0, D1, D2, D3, D4, D5, D6, D7) = (0, 1, 0, 1, 0, 1, 0, 1)とすると、ECCコードは、

(C0, C1, C2, C3) = (0, 0, 0, 1)となり、ECCコードはチェッカーパターンとはならな い。また、データビットが全て"1"の時、ECCコー ドは全て"1"にはならない。

【0062】以上のようなチェッカーパターンやストラ イプパターンは、メモリセルの検査において物理的に隣 接しているメモリセル(ビットに対応する)間の干渉等 10 低減することができる。 の不良を検出するために有効な検査パターンである。と\*

C 0 =

C 1 =

があることになる。それに対し、本実施形態のECC回 路搭載半導体記憶装置によると、データパターンと同じ 種類のECCコードパターンが生成されるので、各種の 検査パターンを別途準備していなくても、データパター ンを用いて各種検査に適合したECCコードを生成でき る。従って、準備しておく必要のある検査パターン数を

16

\*ころが、従来のECC回路搭載半導体記憶装置において

は、チェッカーパターンやストライプパターンを用いた

検査を行なうために、専用の検査パターンを用いる必要

【0063】次に、上記式(3)は (D1+D6) + (D2+D5)

$$(D2+D5) + (D3+D4) + D1$$

$$+ (D3 + D4) + D2$$

+D3

$$C 2 = (D 0 + D 7)$$
  
 $C 3 = (D 0 + D 7) + (D 1 + D 6)$ 

のように書き換えることができる。このように書き換え ても、各ECCコードの各ビットは式(3)の値と等価 であることは容易に理解できる。すなわち、上記括弧で くくった演算結果を共用することができる。たとえば、

(D0+D7) の値は、ECCコード中のビットC2と \*\*20

※C3との演算に使用できる。従って、動作速度の向上を 図ることができる。

【0064】一方、ECCコードの生成式である式 (3) に対応するシンドロームの生成式は、下記式

(4)

S 0 = C 0 + D 0 + D 1 + D 2+D5+D6

S1 = C1 +D1 + D2 + D3 + D4 + D5S 2 = C 2 + D 0+ D 2 + D 3 + D 4

+D7

S 3 = C 3 + D 0 + D 1+D3 + D6 + D7(4)

で表される。また、上記式(4)は、

S0 = (D1 + D6) + (D2 + D5)+ (D0 + C0)

(D2+D5) + (D3+D4) + (D1+C1)

S 2 = (D 0 + D 7)+ (D3 + D4) + (D2 + C2)

S3 = (D0 + D7) + (D1 + D6)+ (D3 + C3)

のように書き換えることができる。式(3)と式(4) 30★を図ることができる。 とを比較すると、共通部分が多いことがわかる。したが って、ECCコードの生成と、シンドロームの生成とに おいても、回路を共用することができ、動作速度の向上★

【0065】また、シンドロームの生成の結果、誤りが 発見されたときに行なわれるデータの訂正は、下記式 (5)

 $(S0 \cdot /S1 \cdot S2 \cdot S3) + D0 \rightarrow D0$ 

 $(S0 \cdot S1 \cdot / S2 \cdot S3) + D1 \rightarrow D1$ 

 $(S0 \cdot S1 \cdot S2 \cdot /S3) + D2 \rightarrow D2$ 

 $(/S0 \cdot S1 \cdot S2 \cdot S3) + D3 \rightarrow D3$ 

 $(/S0 \cdot S1 \cdot S2 \cdot /S3) + D4 \rightarrow D4$ 

 $(S0 \cdot S1 \cdot /S2 \cdot /S3) + D5 \rightarrow D5$ 

 $(S0 \cdot /S1 \cdot /S2 \cdot S3) + D6 \rightarrow D6$ 

 $(/S0 \cdot /S1 \cdot S2 \cdot S3) + D7 \rightarrow D7$ (5)

に従って行われる。ただし、式 (5) において、"・" は論理積を表し、"/"はデータの反転を表す。たとえ ば、"/S0"は、S0が"0"の時"1"を、S0が "1"の時"0"を表す。"→"は左辺の演算結果を右 辺に代入することを表す。つまり、上記式(5)は、

( )内が "0" であればデータが変化せず、( )内 が"1"のときにデータが反転することを示している。 たとえば、シンドロームが(1011)のときには、デ ータビットDOが誤りであると判断されて、その値が反 50 転するように訂正される。また、シンドロームが (11 00) のときには、データビットD5が反転するように 訂正されることになる。

【0066】ここで、下記式(6)は、従来技術で説明 した式(1)に対応する本実施形態のECC回路搭載半 導体記憶装置で用いている検査行列Hを示す式である。

[0067]

【数 2 】

【0068】また、従来技術の説明において述べたよう に、シンドロームsは、下記式

 $s = (D 0, D 1 \dots, D 7, C 0, \dots, C 3) H^T$ で表される。

【0069】図9は、本実施形態における誤りビットと シンドロームとの関係を示す図である。

#### 【0070】-回路動作-

次に、本実施形態に係るECC回路搭載半導体記憶装置 の回路動作について説明する。

【0071】ECCコードを生成するときは、データバ ス入力制御回路10からデータバス2の8ビットのデー タがECC回路7内に入力される。そして、ECCコー ド入力制御回路11により、ECC回路7への入力が" 0"に固定される。そして、ECCコード・シンドロー ム生成回路16により、式(3)に基づくECCコード の生成が行われ、ECCコードバス出力制御回路12か らECCコードバス3を介してメモリセルアレイに4ビ ットのECCコードが送られる。

【0072】シンドロームを生成するときは、データバ ス2の8ビットのデータが、データバス入力制御回路1 0からECC回路7内に取り込まれる。また、メモリセ ルアレイからECCコードバス3に取り出された4ビッ トのECCコードが、ECCコード入力制御回路11か\*

のようになる。このように、ECCコードビットの任意 の2ビットの入れ替えを複数回行ってもよい。

【0076】なお、16ビットのデータ(D0-D1 5) と5ビットのECCコード (С0-С4) とを用い る場合には、以下の式

C 0 = D 0 + D 1 + D 3 + D 4 + D 6 + D 8 + D 9 +D13 + D14

C 1 = D 1 + D 2 + D 3 + D 7 + D 8 + D 9 + D 1 0 +D 1 1 + D 1 2

C 2 = D 0 + D 2 + D 3 + D 5 + D 6 + D 9 + D 1 0 +

D12 + D13

C 3 = D 4 + D 5 + D 6 + D 7 + D 8 + D 9 + D 1 0 +

D11+D15

C 4 = D 0 + D 1 + D 2 + D 4 + D 5 + D 7 + D 1 0 +D 1 4 + D 1 5

によって、ECCコードを算出することができる。

\*らECC回路7内に取り込まれる。そして、ECCコー ド・シンドローム生成回路16により、式(4)に基づ くシンドロームの生成が行なわれた後、データ訂正回路 17により、必要に応じて式(5)に基づくデータの訂 正が行なわれる。さらに、出力制御回路8から半導体記 憶装置の外部のデバイスに8ビットのデータが出力され

18

【0073】以上のように、本実施形態におけるECC 回路搭載半導体記憶装置の回路動作によると、上述のよ うにECCコードの各ビットを算出する際のデータのビ ット数を均一にしているので(式(3)参照)、ECC コードを生成する際の各ECCコードビットの回路遅延 を等しくすることができ、よって、ECCコード生成の 際の動作の円滑化を図ることができる。

【0074】なお、ECCコードの各ビットを算出する ための式 (3) においては、すでに説明したように、デ ータビットの任意の2ビットの入れ替えを複数回行って もよいし、シンドロームの各ビットを算出する際の式 (4) においても、データビットの任意の2ビットの入 れ替えを複数回行ってもよい。

【0075】また、上記式(3)において、С0とС1 とを入れ替えると、

$$+ D 5$$
  
 $+ D 5 + D 6$   
 $+ D 7$   
 $+ D 6 + D 7$  (3)

態に係るECC回路搭載半導体記憶装置のメモリセルア レイ5の構成を模式的に示す図である。同図に示すよう に、メモリセルアレイ5内は4つのメモリブロック9に 分けられており、各メモリブロック9ごとにデータ記憶 領域9aとECCコード記憶領域9bとが設けられてい る。そして、メモリセルアレイ5中の行の番号をX= 0, 1, 2, …, 255とし、各メモリブロック9の番 号をY=0, 1, 2, 3とする。そして、1つのメモリ セルブロック9におけるデータ記憶領域9aとECCコ ード記憶領域9 b とによって1つのワードに対応するメ モリセルブロックが構成されており、これを"単位ワー ドブロック"とする。

【0078】ここで、本実施形態においても、第1の実 施形態において説明した式(3)を用いて、8ビットの データから 4 ビットのECCコードを生成するものとす る。つまり、第1の実施形態と同様に、8ビットのデー 【0077】 (第2の実施形態) 図4は、第2の実施形 50 タパターンから、同じ種類のパターンが4ビットのEC

Cコードパターンとして生成されるという特徴をそのま ま有している。

【0079】このECCコードパターンは以下の規則性 を有している。すなわち、添字が偶数であるECCコー ドビットを演算する式に、添字が偶数であるデータビッ トの奇数個と、添字が奇数であるデータビットの偶数個 とを割り当てる。たとえば、ECCコードにおいて添字 が偶数であるビットCOには、添字が偶数であるデータ ビットの奇数個 (D0, D2, D6) と、添字が奇数で あるデータビットの偶数個 (D1. D5) とが割り当て 10 られている。一方、添字が奇数であるECCコードビッ\*

> パターン名 (D0 D7) (C0  $\sim$  C3) ALL0(0 0 0 0 0 0 0) (0 ALL1 (1 1 1 1 1 1 1) (1 1 1 1 チェッカー (0 1 0 1 0 1 0 1) (0 1 チェッカーバー (1 0 1 0 1 0 1 0) (1 0

[0081]

まず、メモリセルアレイ5内のすべてのメモリセル (デ ータ記憶領域及びECCコード記憶領域を含む)に "0"のデータを書き込むときには、メモリセルアレイ 5内の全てのアドレスのデータビット(又はECCコー 20 ドビット)を全て"0"として書き込みを行う。次に、 メモリセルアレイ5内のすべてのメモリセルに"1"の データを書き込むときには、メモリセルアレイ5内の全 てのアドレスのデータビット(又はECCコードビッ ト)を全て"1"として書き込みを行う。

【0082】次に、メモリセルアレイ5全体にチェッカ ーパターンを書き込むときには、行番号X=0である全 てのアドレスの単位ワードブロック21には"0"から 始まり交互に"0", "1"を繰り返すパターンである 部分チェッカーパターンを書き込む。行番号X=1であ 30 る全てのアドレスの単位ワードブロック21には"1" から始まり交互に"1", "0"を繰り返すパターンで ある部分チェッカーバーパターンを書き込む。さらに、 行番号 X = 2 である全てのアドレスの単位ワードブロッ ク21には部分チェッカーパターンを書き込む。つま り、行番号Xが偶数であるアドレスの全ての単位ワード ブロック21には部分チェッカーパターンを、行番号X が奇数であるアドレスの全ての単位ワードブロック21 には部分チェッカーバーパターンを書き込むことによ り、メモリセルアレイ5の全体にチェッカーパターンを 40 干渉等の不良を検出することができる。 書き込むことができる。

【0083】図5は、上述の手順によって、メモリセル アレイ5の全体にチェッカーパターンが書き込まれた状 態を示す図である。

【0084】また、メモリセルアレイ5に、行方向のス トライプパターン(横縞)を書き込むときには、たとえ ば行番号Xが偶数であるアドレスの全ての単位ワードブ ロック21には部分ALL0パターンを、行番号Xが奇 数であるアドレスの全ての単位ワードブロック21には 部分ALL1パターンを書き込む。メモリセルアレイ5 50 ロック図である。 20

\*トを演算する式には、添字が奇数であるデータビットの 奇数個と、添字が偶数であるデータビットの偶数個とを 割り当てる。たとえば、ECCコードにおいて添字が奇 数であるビットC1には、添字が奇数であるデータビッ トの奇数個(D1, D3, D5)と、添字が偶数である データビットの偶数個(D2, D4)とが割り当てられ ている。

【0080】以上のような規則性に従って生成できる検 査パターンにおける具体的なデータビットとECCコー ドビットとの対応の例を以下に示す。

1) 1) 1 0)

に、列向のストライプパターン (縦縞)を書き込むとき には、たとえば各行の全ての単位ワードブロック21に 部分チェッカーパターンを書き込むか、各行の全ての単 位ワードブロック21に部分チェッカーバーパターンを 書き込む。

【0085】以上のように、本実施形態においては、E CCコードを生成するために規則として、添字が偶数で あるECCコードビットを演算する式に、添字が偶数で あるデータビットの奇数個と、添字が奇数であるデータ ビットの偶数個とを割り当てる一方、添字が奇数である ECCコードビットを演算する式には、添字が奇数であ るデータビットの奇数個と、添字が偶数であるデータビ ットの偶数個とを割り当てるようにしている。これによ り、部分チェッカーパターンのデータを利用して部分チ エッカーパターンのECCコードを、部分チェッカーバ ーパターンのデータを利用して部分チェッカーバーパタ ーンのECCコードを、部分ALL0パターンのデータ を利用して部分ALLOパターンのECCコードを、部 分ALL1パターンのデータを利用して部分ALL1パ ターンのECCコードをそれぞれ生成することができ る。そして、このような各種のパターンを用いてメモリ セルアレイ5中の各メモリセルの検査を行なうことによ り、縦横斜め方向に隣接したメモリセル (ビット) 間の

【0086】従って、第2の実施形態のECCコードの 生成方法によると、データのパターンを利用して同じ種 類のパターンのECCコードパターンを生成できるの で、別途ECCコード専用の検査パターンを準備しなく ても、メモリ検査において、縦横斜め方向に隣接したメ モリセル(ビット)間の干渉等の不良を検出することが できるという利点がある。

【0087】 (第3の実施形態) 図6は、第3の実施形 態に係るECC回路搭載半導体記憶装置の構成を示すブ

【0088】同図に示すように、本実施形態におけるE CC回路搭載半導体記憶装置の構成は、第1の実施形態 と同様である(図1参照)。本実施形態においては、E CC回路搭載半導体記憶装置中の入力制御回路1に検査 パターンを出力し、出力制御回路8から検査パターンを 入力してメモリ検査を行うテスト回路22が配設されて おり、このテスト回路22の検査方法に特徴がある。

【0089】上記従来技術において説明したように、1\*

|         | (I | 0 ( | D 1 | D 2 |
|---------|----|-----|-----|-----|
| ALLO    | (  | 0   | 0   | 0   |
| ALL1    | (  | 1   | 1   | 1   |
| チェッカー   | (  | 0   | 1   | 0   |
| チェッカーバー | (  | 1   | 0   | 1   |

の4パターンを使用していると、D0が"0"に、D2 が"1"に固定された不良モードはそれぞれの4パター ンでは1ビット誤りとして認識されるため検出できな ※

```
( DO D1 D2 D3 D4 D5 D6 D7 C0 C1 C2 C3 )
                        0
                          0
                             0
                0
                   0
                     0
パターン1 ( 0
          0
             0
             1
                1
                   1
                      1
                        1
                          1
                             1
パターン2 ( 1
           1
           1 0 1
                        0
                          1
パターン3 ( 0
                   0
                     1
                           0
パターン4( 1
           0 1 0
                   1
                      0
                        1
                       1
                           1
           0 1 1
                   0
                      0
パターン5( 0
                        0 0
           1 0 0
                      1
パターン6( 1
                   1
                   0
                     0
                        0
                          0
             1
                1
パターン7( 1
           1
パターン8 ( 0 1 0 1
                   1
                      1
                       1
                          1
                        1
                           1
パターン9( 1 0 1
                0 1
```

の9パターンを使用する。以上の9パターンを作成する 上でのルールとして、相隣接していないビット同士も含 め、任意の2ビットに着目したときにその2ビットのパ ターンとして

 $(0 \quad 0)$ 

(0 1)

 $(1 \quad 0)$ 

 $(1 \quad 1)$ 

の4通りのパターンが必ず含まれるように作られてい る。テスト回路22による9パターンで検査を行うこと で、不良の発生した任意の2ビットはいずれか1つ以上 のパターンで2ビット不良として検出することができ る。パターンを発生するテスト回路22を設けることに イ中のデータビット及びECCコードビットの双方につ いて2ビット以上の不良を検出しうる検査方法を提供す ることができる。

【0091】また、このようなテスト回路22は、半導 体チップ内に組み込んでも組み込まなくてもよいが、テ スト回路22を半導体チップ内に組み込むことにより、 外部デバイスとの入出力信号線を増やさずにメモリの2 ビット以上の誤りを検出する検査手法を提供することが

【0092】なお、2ビット不良を検出する検査パター 50

22

\*ビットまで訂正可能なECC回路搭載半導体記憶装置に おいてECC回路搭載メモリブロックの外部とのECC コード入出力のための信号線を用いずにメモリの検査を 行うためには、データビットのみの検査で1ワード中に 含まれる2ビット以上の不良を検出する必要がある。し かし、従来行われているようなメモリの検査パターンで は2ビット以上の不良を検出できない。たとえば、検査 パターンとして

| D 3 | D 4 | D 5 | D 6 | D7) |
|-----|-----|-----|-----|-----|
| 0   | 0   | 0   | 0   | 0)  |
| 1   | 1   | 1   | 1   | 1)  |
| 1   | 0   | 1   | 0   | 1)  |
| 0   | 1   | 0   | 1   | 0)  |

【0090】ここで、本実施形態においては、テスト回 路22の発生するデータビットのパターンとして、

0 0 0 )

1 1 1 0 1 0 0 1 1 ) 1 0 0 ) 1 1 1 0 1 ) 0 1

ンを発生するテスト回路22は、マイクロプロセッサを 用いても実現できる。

【0093】図7は、テスト回路22に代えて、マイク 30 ロプロセッサ23によって、本実施形態のテスト方法を 行なうように構成した例を示すブロック図である。この 場合、メモリ・ロジック混載型半導体装置に適した構造 が得られる。

【0094】なお、テスター等のハードウェアを別途設 けることにより直接メモリのデータビットにアクセスす ることでも実現できる。

【0095】 (第4の実施形態) 図8は、第4の実施形 態に係るECC回路搭載半導体記憶装置の構成の一部 (特にECC回路) を示す回路図である。ECC回路搭 より、ECC回路搭載半導体記憶装置のメモリセルアレ 40 載半導体記憶装置全体の構成は、図1に示すとおりであ

> 【0096】図8に示すように、本実施形態におけるE CC回路25は、図2に示すECC回路7の構成に加え て、データバス 2 から取り込んだデータ (D0, D1, D2, D3)をECCコード生成用の排他的論理ゲート に入力するか否かを制御するためのデータバス入力テス ト制御回路26と、データバス入力制御回路10からの 入力とデータ訂正回路17からの入力とを切り替えて出 力制御回路8に送るセレクタゲート27とを備えてい る。

【0097】以下、以上のように構成されたECC回路25について、通常書き込み動作・テストモード書き込み動作・通常読み出し動作・テストモード読み出し動作を示す演算と、対応する回路動作とを説明する。

【0098】通常書き込み動作は、8ビットのデータピットから4ビットのECCコードを生成する式として、\*

$$C 0 = (D 1 + D 6)$$
  
 $C 1 = C 2 = (D 0 + D 7)$   
 $C 3 = (D 0 + D 7) + (D 1 + D 6)$ 

を使用する。また、テストモード読み出しにおいては、 読み出した8ビットのデータをそのまま出力する。

【0100】ここで、テストモード書き込み動作のための式(7)の特徴は、ECCコードを生成する式(3)中の右辺のうちの1つのビット(D0, D1, D2, D3)がそれぞれ省かれていることである。この操作を行なうために、ECC制御回路25中のデータバス入力テスト制御回路26によって、8ビットのデータ中の最初の4ビットのデータ(D0, D1, D2, D3)の通過を遮断する。

【0101】そして、テストモード書き込みの後、通常読み出しを行うと、ビット誤りが存在しないときのシンドローム(S0, S1, S2, S3)は、式(7)を式(4)に代入して求められ、(0, 0, 0, 0)ではなく(D0, D1, D2, D3)と等しくなる。つまり、外部から入力するデータビットにより任意のシンドロームを設定できる。

【0102】次に、回路動作について説明する。テストモード書き込みを行うときは、データバス入力制御回路10は、データバス2の8ビットのデータをECC回路3025内に入力する。データバス入力テスト制御回路26は、ECCコード・シンドローム生成回路16への出力を"0"に固定する。ECCコード入力制御回路11は、ECC回路25への入力を"0"に固定する。式(7)に対応するECCコード・シンドローム生成回路16によりECCコード生成が行われ、ECCコードバス出力制御回路12からECCコードバス3へと4ビットのテスト用ECCコードが出力される。

【0103】シンドロームを生成するときは、データバス入力制御回路10はデータバス2の8ビットのデータをECC回路25内に入力する。セレクタゲート27は、入力された8ビットのデータをそのまま出力制御回路8から外部のデバイスに出力する。

【0104】データ訂正回路17の検査を行なうためには、データビットD0, D1, D2, D4を、対応して修正するシンドロームS0, S1, S2, S3と同じパターンにする。つまり、図9に示すシンドロームS0, S1, S2, S3のパターンの各行と同じパターンにすれば複合機能の検査を行なうことができる。例として、データビットD0, D1, D2, D4を図9のシンドロ50

24

\*第1の実施形態で示した式(3)を用いて行なう。また、通常読み出しのシンドローム生成は、第1の実施形態で示した式(4)を用いて行なう。

【0099】一方、テストモード書き込みのためには、 下記式 (7)

$$(D1+D6) + (D2+D5)$$
  
 $(D2+D5) + (D3+D4)$   
 $+ (D3+D4)$   
 $(D1+D6)$   $(7)$ 

ームS0, S1, S2, S3の1行目に示しているパターン(1, 0, 1, 1) にしてテストモード書き込みを行ない、通常読み出しを行なうと、シンドロームS0, S1, S2, S3は(1, 0, 1, 1) になるので、対応するデータであるD0の値は反転して出力される。その結果、読み出されるデータビットD0, D1, D2, D4が(0, 0, 1, 1) であることを確認することにより、データビットD0を訂正する複合機能の検査を行なうことができる。

20 【0105】このように第4の実施形態によれば、対応する訂正ビットが存在するシンドロームが生成されるようにECCコードビットを設定する手段を設けることにより、ECC回路25中の複合機能の検査を行なうことができ、ECC回路搭載半導体記憶装置の信頼性を確保することができる。

【0106】また、ECCコード記憶領域9bの検査を行うためには、データビットD0, D1, D2, D3を全て"1"にしてテストモード書き込みを行う。ビット誤りが存在しない場合でもシンドロームは(0, 0,

0 0, 0) ではなく(1, 1, 1, 1) になる。この (1, 1, 1, 1) というシンドロームは、

1. 対応して修正するビットは存在しない

2. ECCコードに1ビット誤りが存在すると、シンドロームの1ビットが反転し、対応するデータビットの訂正を必ず行う

という2つの特徴がある。そのため、通常読み出し時に、ビット誤りが存在しない場合、書き込みを行ったデータと同じデータを読み出すことができる。

【0107】しかしながら、ECCコード(C0, C 1, C2, C3)に誤りが1ビット存在すると、シンド ローム(S0, S1, S2, S3)は

(1, 0, 1, 1) (C1が誤っているとき)

(1, 1, 0, 1) (C2が誤っているとき)

(1, 1, 1, 0) (C3が誤っているとき)

(0, 1, 1, 1) (COが誤っているとき)

のいずれかになり、通常読み出し時にそれぞれD0,D1,D2,D3が反転され出力される。すなわち、ECCコード中の1つのビットの不良が検出され、ECCコード記憶領域の検査を行うことができる。

【0108】下記表1は、ECCコード領域の考えられ

る全ての不良のパターンとそれを検出するためのテスト \*【0109】 モード書き込みのパターンを列挙したものである。 \* 【表1】

【0110】以上のように、第4の実施形態によれば、対応する訂正ビットが存在しないシンドロームが生成されるようにECCコードビットを設定する手段を設けることにより、メモリセルアレイ5内のECCコード領域9aの検査を行うことができ、ECC回路搭載半導体記憶装置の信頼性を確保することができる。

[0111]

【発明の効果】本発明のECC回路搭載半導体記憶装置によると、ECC回路自体の構成の簡略化を図りつつ、各種の検査パターンを自在に盛り込むことを可能にすることにより、機能の高い半導体記憶装置の提供を図ることができる。

【0112】本発明のECC回路搭載半導体記憶装置の 50 検査方法によると、半導体記憶装置の信頼性を確保する

26

ための検査を簡便に行なうことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態におけるECC回路搭載半導体記憶装置の構成を概略的に示すブロック図である。

【図2】本発明の第1の実施の形態におけるECC回路の回路図である。

【図3】本発明の第1の実施形態におけるECCコード バス入力制御回路の構成を概略的に示す回路図である。

【図4】本発明の第2の実施形態におけるメモリセルア 10 レイの構成を模式的に示す図である。

【図5】本発明の第2の実施形態におけるメモリセルアレイにチェッカーパターンを書き込んだ状態を示す図である。

【図6】本発明の第3の実施形態におけるECC回路搭 載半導体記憶装置の構成を概略的に示すブロック図であ る。

【図7】本発明の第3の実施形態の変形例におけるEC C回路搭載半導体記憶装置の構成を概略的に示すブロッ ク図である。

【図8】本発明の第4の実施形態におけるECC回路の回路図である。

【図9】本発明の第5の実施形態における誤りビットと シンドロームとの関係を示す図である。

【図10】第1の従来例におけるECC回路搭載半導体 記憶装置の構成を概略的に示すブロック図である。

【図11】第2の従来例におけるECC回路搭載半導体 記憶装置の構成を概略的に示すブロック図である。

【図12】従来例における誤りビットとシンドロームと \*

\*の関係を示す図である。 【符号の説明】

- 1 入力制御回路
- 2 データバス
- 3 ECCコードバス
- 4 カラムデコーダ
- 5 メモリセルアレイ
- 6 ビット線群
- 7 ECC回路
- 8 出力制御回路
- 9 メモリブロック
- 9 a データ記憶領域
- 9 b ECCコード記憶領域
- 10 データバス入力制御回路
- 11 ECCコードバス入力制御回路
- 12 ECCコードバス出力制御回路
- 13 排他的論理和ゲート
- 14 インバータゲート
- 15 論理積ゲート
- 0 16 ECCコード・シンドローム生成回路
  - 17 データ訂正回路
  - 18 СМОЅトランスファゲート
  - 19 Nチャネル型MOSトランジスタ
  - 21 単位ワードブロック
  - 22 テスト回路
  - 23 CPU
  - 25 ECC回路
  - 26 データバス入力テスト制御回路
  - 27 セレクタゲート

【図1】







図4】




28



【図7】




【図8】




【図9】

| Why. I |       |   |   |   |   |   | シンドローム |   |    |    |    |
|--------|-------|---|---|---|---|---|--------|---|----|----|----|
|        | 誤りビット |   |   |   |   |   |        |   | S1 | S2 | S3 |
| 1      | 0     | 0 | 0 | 0 | 0 | 0 | 0      | 1 | 0  | 1  | 1  |
| 0      | 1     | 0 | 0 | 0 | 0 | 0 | 0      | 1 | 1  | 0  | 1  |
| 0      | 0     | 1 | 0 | 0 | 0 | 0 | 0      | 1 | 1  | 1  | 0  |
| 0      | 0     | 0 | 1 | 0 | 0 | 0 | 0      | 0 | 1  | 1  | 1  |
| 0      | 0     | 0 | 0 | 1 | 0 | 0 | 0      | 0 | 1  | 1  | 0  |
| 0      | 0     | 0 | 0 | 0 | 1 | 0 | 0      | 1 | 1  | 0  | 0  |
| 0      | 0     | 0 | 0 | 0 | 0 | 1 | 0      | 1 | 0  | 0  | 1  |
| 0      | 0     | 0 | 0 | 0 | 0 | 0 | 1      | 0 | 0  | 1  | 1  |

【図10】



【図11】



【図12】

|   | 誤りビット |   |    |            |     |    |    |    | シンドローム |   |   |  |
|---|-------|---|----|------------|-----|----|----|----|--------|---|---|--|
|   |       | 誤 | וט | <b>-</b> " | · ト | S0 | S1 | S2 | S3     |   |   |  |
| 1 | 0     | 0 | 0  | 0          | 0   | 0  | 0  | 1  | 1      | 0 | 0 |  |
| 0 | 1     | 0 | 0  | 0          | 0   | 0  | 0  | 1  | 0      | 1 | 0 |  |
| 0 | 0     | 1 | 0  | 0          | 0   | 0  | 0  | 0  | 1      | 1 | 0 |  |
| 0 | 0     | 0 | 1  | 0          | 0   | 0  | 0  | 1  | 1      | 1 | 0 |  |
| 0 | 0     | 0 | 0  | 1          | 0   | 0  | 0  | 1  | 0      | 0 | 1 |  |
| 0 | 0     | 0 | 0  | 0          | 1   | 0  | 0  | 0  | 1      | 0 | 1 |  |
| 0 | 0     | 0 | 0  | 0          | 0   | 1  | 0  | 1  | 1      | 0 | 1 |  |
| 0 | 0     | 0 | 0  | 0          | 0   | 0  | 1  | 0  | 0      | 1 | 1 |  |